亚洲 另类 小说 国产精品_强行扒开美女内裤猛烈进入_男人揉女人下面免费网站_67194精品在线观看_日本少妇强奸中文字幕高清_久久久精品免费视频图片_欧美偷拍另类一区_波多野结衣无码高清_āv男人的天堂在线免费观看_av黄片在线播放麻豆

本書對(duì)國內(nèi)高校中廣泛使用的臺(tái)灣友晶科技基于Cyclone Ⅳ E FPGA的DE2-115開發(fā)平臺(tái)硬件設(shè)計(jì)進(jìn)行了較為詳細(xì)的分析，闡述了FPGA與SOPC的設(shè)計(jì)流程，并通過大量的練習(xí)詳細(xì)地介紹了如何在DE2-115平臺(tái)上進(jìn)行從簡(jiǎn)單到復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。
全書共分為7章。第1章為DE2-115開發(fā)平臺(tái)及HDL簡(jiǎn)介，介紹了DE2-115開發(fā)板、硬件描述語言及基本的EDA設(shè)計(jì)方法；第2章為FPGA設(shè)計(jì)流程，介紹了FPGA設(shè)計(jì)的基本流程、ModelSim仿真和SignalTap Ⅱ嵌入式邏輯分析儀調(diào)試方法；第3章為基于SOPC的嵌入式開發(fā)技術(shù)，介紹了SOPC設(shè)計(jì)技術(shù)；第4章為DE2-115平臺(tái)應(yīng)用；第5章為基于DSP Builder的簡(jiǎn)單DSP系統(tǒng)設(shè)計(jì)；第6章和第7章介紹了基于DE2-115開發(fā)板的數(shù)字系統(tǒng)設(shè)計(jì)練習(xí)和“計(jì)算機(jī)組成原理”課程練習(xí)。
本書對(duì)于EDA技術(shù)的介紹比較全面，結(jié)構(gòu)安排由淺入深，可作為電子工程、通信工程、自動(dòng)控制、電子科學(xué)與技術(shù)、電氣信息工程、微電子等專業(yè)?？?、本科及研究生數(shù)字電路與EDA相關(guān)課程的教材及教學(xué)參考書，也可作為數(shù)字電路設(shè)計(jì)人員和大規(guī)模集成電路設(shè)計(jì)工程師的參考書。

第1章 DE2-115開發(fā)平臺(tái)及HDL簡(jiǎn)介 1
1.1 硬件開發(fā)平臺(tái)簡(jiǎn)介 1
1.1.1 Cyclone Ⅳ FPGA簡(jiǎn)介 1
1.1.2 DE2-115 FPGA學(xué)習(xí)板簡(jiǎn)介 5
1.1.3 DE2-115開發(fā)板應(yīng)用 7
1.2 硬件描述語言簡(jiǎn)介 28
1.2.1 VHDL簡(jiǎn)介 29
1.2.2 Verilog HDL關(guān)鍵語法簡(jiǎn)介 34
1.2.3 HDL的編程技術(shù) 36
第2章 FPGA設(shè)計(jì)流程 38
2.1 Quartus Ⅱ設(shè)計(jì)流程概述 38
2.2 Quartus Ⅱ 13.0軟件應(yīng)用 40
2.2.1 創(chuàng)建新工程 40
2.2.2 建立原理圖編輯文件 42
2.2.3 建立文本編輯文件 55
2.2.4 建立存儲(chǔ)器編輯文件 57
2.2.5 設(shè)計(jì)實(shí)例 60
2.2.6 項(xiàng)目綜合 64
2.2.7 編譯器選項(xiàng)設(shè)置 65
2.2.8 引腳分配 72
2.2.9 編譯結(jié)果分析 74
2.2.10 程序下載編程 75
2.3 ModelSim-Altera 10.1d簡(jiǎn)介 78
2.3.1 ModelSim軟件架構(gòu) 78
2.3.2 ModelSim軟件仿真實(shí)例 78
2.4 FPGA調(diào)試工具SignalTap Ⅱ應(yīng)用 82
2.4.1 在設(shè)計(jì)中嵌入SignalTap Ⅱ邏輯分析儀 83
2.4.2 使用SignalTap Ⅱ邏輯分析儀進(jìn)行編程調(diào)試 89
2.4.3 查看SignalTap Ⅱ調(diào)試波形 89
第3章 基于SOPC的嵌入式開發(fā)技術(shù) 91
3.1 Qsys系統(tǒng)開發(fā)工具 91
3.1.1 Qsys與SOPC簡(jiǎn)介 91
3.1.2 Qsys系統(tǒng)主要界面 92
3.2 Nios Ⅱ嵌入式軟核及開發(fā)工具介紹 96
3.2.1 Nios Ⅱ嵌入式處理器簡(jiǎn)介 96
3.2.2 Nios Ⅱ嵌入式處理器軟硬件開發(fā)流程簡(jiǎn)介 97
3.3 SOPC嵌入式系統(tǒng)設(shè)計(jì)實(shí)例 98
3.3.1 實(shí)例系統(tǒng)軟硬件需求分析與設(shè)計(jì)規(guī)劃 98
3.3.2 實(shí)例系統(tǒng)硬件部分設(shè)計(jì) 100
3.3.3 實(shí)例系統(tǒng)Nios Ⅱ嵌入式軟件設(shè)計(jì) 115
第4章 DE2-115平臺(tái)應(yīng)用 126
4.1 DE2-115平臺(tái)內(nèi)嵌的USB Blaster及FPGA配置 126
4.2 音頻編/解碼 127
4.2.1 音頻編/解碼硬件芯片WM8731 127
4.2.2 WM8731控制電路的實(shí)現(xiàn) 131
4.2.3 用WM8731 D/A轉(zhuǎn)換器產(chǎn)生正弦波 137
4.3 使用SDRAM及SRAM 146
4.3.1 在Qsys中使用SDRAM 146
4.3.2 在Qsys中使用SRAM 154
4.4 視頻D/A轉(zhuǎn)換器 158
4.4.1 ADV7123視頻D/A轉(zhuǎn)換器 159
4.4.2 VGA顯示器應(yīng)用實(shí)例 162
4.5 用DE2-115平臺(tái)實(shí)現(xiàn)電視信號(hào)解碼 168
4.5.1 電視解碼原理 168
4.5.2 用DE2-115平臺(tái)實(shí)現(xiàn)電視接收機(jī) 172
4.6 網(wǎng)絡(luò)接口 188
4.6.1 88E1111硬件接口 188
4.6.2 利用88E1111設(shè)計(jì)千兆以太網(wǎng) 190
4.6.3 NicheStack TCP/IP協(xié)議棧及其應(yīng)用 191
4.7 RS-232接口 199
4.8 DE2-115控制面板 204
4.8.1 安裝并初始化DE2-115控制面板 204
4.8.2 控制LED、七段數(shù)碼管和LCD顯示 205
4.8.3 SRAM/SDRAM/FLASH/EEPROM控制器和編輯器 206
4.8.4 USB/SD/PS設(shè)備狀態(tài)的監(jiān)測(cè) 207
4.8.5 VGA顯示控制 209
4.8.6 RS-232通信 209
4.8.7 DE2-115控制面板的總體結(jié)構(gòu) 210
4.9 DE2-115高級(jí)應(yīng)用范例 210
4.9.1 DE2-115平臺(tái)出廠設(shè)置 211
4.9.2 PS/2鼠標(biāo) 211
4.9.3 音樂錄制和回放 213
4.9.4 USB設(shè)備 215
4.9.5 USB畫筆 217
4.9.6 SD卡設(shè)備 218
4.9.7 SD卡音樂播放器 219
4.9.8 卡拉OK機(jī) 221
第5章 基于DSP Builder的簡(jiǎn)單DSP系統(tǒng)設(shè)計(jì) 223
5.1 DSP Builder簡(jiǎn)介 224
5.1.1 授權(quán)有效性驗(yàn)證 224
5.1.2 DSP Builder設(shè)計(jì)流程 224
5.2 DSP Builder設(shè)計(jì)過程 226
5.2.1 創(chuàng)建MATLAB/Simulink設(shè)計(jì)模型 226
5.2.2 Simulink設(shè)計(jì)模型仿真 237
5.2.3 完成RTL仿真 238
5.3 用DSP Builder實(shí)現(xiàn)FIR濾波器 240
5.3.1 創(chuàng)建FIR濾波器MATLAB/Simulink設(shè)計(jì)模型文件 240
5.3.2 在Simulink中仿真并生成VHDL代碼 246
第6章 數(shù)字系統(tǒng)設(shè)計(jì)練習(xí) 249
6.1 開關(guān)、LED及多路復(fù)用器 249
6.1.1 將輸入/輸出器件連接到FPGA上 249
6.1.2 多路復(fù)用器 250
6.1.3 3位寬5選1多路復(fù)用器 251
6.1.4 用七段數(shù)碼管顯示簡(jiǎn)單字符 252
6.1.5 循環(huán)顯示5個(gè)字符 252
6.1.6 循環(huán)顯示8個(gè)字符 254
6.2 二進(jìn)制與BCD碼的轉(zhuǎn)換及顯示 255
6.3 無符號(hào)數(shù)乘法器 259
6.4 鎖存器與觸發(fā)器 261
6.4.1 RS鎖存器 261
6.4.2 D鎖存器 262
6.4.3 D觸發(fā)器 263
6.4.4 三種存儲(chǔ)單元 263
6.4.5 D觸發(fā)器的應(yīng)用 264
6.5 計(jì)數(shù)器 264
6.6 時(shí)鐘與定時(shí)器 266
6.7 有限狀態(tài)機(jī) 267
6.7.1 One-hot編碼的FSM 267
6.7.2 二進(jìn)制編碼的FSM 269
6.7.3 FSM實(shí)現(xiàn)序列檢測(cè)及模10計(jì)數(shù)器 272
6.7.4 移位寄存器結(jié)合FSM實(shí)現(xiàn)字符自動(dòng)循環(huán)顯示 273
6.8 存儲(chǔ)器塊 274
6.8.1 用Quartus Ⅱ的LPM功能實(shí)現(xiàn)RAM 274
6.8.2 用Verilog實(shí)現(xiàn)RAM 277
6.8.3 FPGA片外RAM的使用 278
6.8.4 用LPM實(shí)現(xiàn)簡(jiǎn)單雙口RAM 280
6.8.5 偽雙口RAM 282
6.8.6 用DE2-115控制面板查看并修改片外RAM的內(nèi)容 284
6.9 簡(jiǎn)單的處理器 284
6.9.1 實(shí)現(xiàn)一個(gè)簡(jiǎn)單的處理器 285
6.9.2 為處理器增加程序存儲(chǔ)器 288
6.10 增強(qiáng)型處理器 290
第7章 “計(jì)算機(jī)組成原理”課程練習(xí) 294
7.1 一個(gè)簡(jiǎn)單的計(jì)算機(jī)系統(tǒng) 295
7.2 程序控制輸入/輸出 298
7.3 子程序與堆棧 301
7.4 輪詢與中斷 304
7.4.1 建立一個(gè)包含計(jì)時(shí)器及JTAG UART的Nios Ⅱ系統(tǒng) 305
7.4.2 通過JTAG UART發(fā)送和接收數(shù)據(jù) 307
7.4.3 計(jì)時(shí)器中斷的使用 309
7.5 總線通信 310
7.5.1 實(shí)現(xiàn)外部總線橋及七段數(shù)碼管控制器 311
7.5.2 將SRAM控制器連接到外部總線上 317
7.5.3 通過外部總線將SRAM中的數(shù)據(jù)顯示到數(shù)碼管上 320
附錄A DE2-115原理圖 321
附錄B DE2-115平臺(tái)上EP4CE115F29C7的引腳分配表 346
參考文獻(xiàn) 352