亚洲 另类 小说 国产精品_强行扒开美女内裤猛烈进入_男人揉女人下面免费网站_67194精品在线观看_日本少妇强奸中文字幕高清_久久久精品免费视频图片_欧美偷拍另类一区_波多野结衣无码高清_āv男人的天堂在线免费观看_av黄片在线播放麻豆

內(nèi)容簡介
本書基于臺灣友晶科技DE0開發(fā)板實(shí)驗(yàn)平臺，介紹了Altera Quartus Ⅱ EDA軟件及Nios Ⅱ EDS嵌入式設(shè)計(jì)軟件的基本應(yīng)用。全書共6章：第1章介紹了臺灣友晶科技DE0開發(fā)板、硬件描述語言及基本的EDA設(shè)計(jì)方法及相關(guān)工具軟件；第2章介紹了基于FPGA的嵌入式開發(fā)工具Nios Ⅱ-Eclipse，并給出了詳細(xì)的設(shè)計(jì)實(shí)例；第3章為EDA初級實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第4章為EDA中級實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第5章為EDA提高實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第6章為EDA實(shí)驗(yàn)項(xiàng)目推薦等。

本書對于EDA技術(shù)的介紹比較全面，結(jié)構(gòu)安排由淺入深，可作為電子工程、通信工程、自動控制、電子科學(xué)與技術(shù)、電氣信息工程、微電子等專業(yè)?？?、本科及研究生數(shù)字電路與EDA相關(guān)課程的實(shí)驗(yàn)教材及課程設(shè)計(jì)的參考書，還可作為電子類設(shè)計(jì)大賽學(xué)生的設(shè)計(jì)參考書，或相關(guān)工程技術(shù)人員的參考書。
前言/序言

西安電子科技大學(xué)國家電工電子教學(xué)基地（國家級教學(xué)實(shí)驗(yàn)中心）EDA實(shí)驗(yàn)室創(chuàng)建于1997年，在創(chuàng)建之初就得到了Altera公司、Xilinx公司等可編程器件廠商的大力支持。為了適應(yīng)新技術(shù)的發(fā)展，2006年EDA實(shí)驗(yàn)室正式掛牌為“西電—AlteraEDA/SOPC聯(lián)合實(shí)驗(yàn)室及培訓(xùn)中心”，EDA實(shí)驗(yàn)室的校級選修課“高密度在系統(tǒng)可編程技術(shù)及應(yīng)用”課程作為電子工程學(xué)院所有專業(yè)學(xué)生的必修課，更名為“數(shù)字電路與EDA實(shí)驗(yàn)”。每年有上千名學(xué)生在EDA實(shí)驗(yàn)室學(xué)習(xí)FPGA設(shè)計(jì)技術(shù)，有近10位教師負(fù)責(zé)不同專業(yè)學(xué)生的授課。經(jīng)過多年的授課實(shí)踐及教學(xué)討論，為了進(jìn)一步規(guī)范該課程的教學(xué)內(nèi)容，我們特編寫了本書。本書也是學(xué)校教材立項(xiàng)重點(diǎn)建設(shè)教材。

本書內(nèi)容編排如下：

　　第1章介紹了EDA設(shè)計(jì)的硬件開發(fā)平臺與開發(fā)工具。本書所有設(shè)計(jì)實(shí)例工程都基于臺灣友晶科技的DE0開發(fā)板，因此本章介紹了DE0開發(fā)板的主要資源及CylconeⅢFPGA。本章還介紹了VHDL和Verilog基本編程結(jié)構(gòu)和語法，QuartusⅡEDA軟件的完整設(shè)計(jì)過程，并給出了一個完整的DDS信號發(fā)生器設(shè)計(jì)實(shí)例。ModelSim-Altera仿真工具以及SignalTapⅡ嵌入式邏輯分析儀FPGA調(diào)試工具也在本章中給出了簡單的介紹。
      第2章介紹了基于FPGA的嵌入式開發(fā)工具，包括Qsys系統(tǒng)綜合工具，NiosⅡ嵌入式軟核及其開發(fā)軟件NiosⅡ-Eclipse，最后給出了一個完整的基于NiosⅡ控制的DDS信號發(fā)生器實(shí)例。
      第3章為EDA初級實(shí)驗(yàn)，給出了5個完整的實(shí)驗(yàn)設(shè)計(jì)。
      第4章為EDA中級實(shí)驗(yàn)，給出了2個完整的中級難度實(shí)驗(yàn)。
      第5章為EDA提高實(shí)驗(yàn)，給出了3個具有一定難度的設(shè)計(jì)實(shí)驗(yàn)。
      第6章給出了6個推薦的EDA實(shí)驗(yàn)項(xiàng)目，其中只給出了設(shè)計(jì)要求及簡單的設(shè)計(jì)分析；同時給出了EDA綜合設(shè)計(jì)報(bào)告的參考格式，供讀者在編寫綜合設(shè)計(jì)報(bào)告時參考。
附錄部分給出了VHDL和Verilog編程中常用的邏輯符號，以及臺灣友晶科技DE0開發(fā)板的FPGA引腳分配表和原理圖。本書中DDS設(shè)計(jì)實(shí)例貫穿始終，從最基本的DDS信號產(chǎn)生原理圖設(shè)計(jì)到作為軟核NiosⅡ處理器外設(shè)的Qsys自定制外設(shè)控制，讀者可以根據(jù)實(shí)例體會整個AlteraEDA工具的設(shè)計(jì)思想和流程。

　　任愛鋒編寫了本書的第1、2、5、6章和附錄，并負(fù)責(zé)統(tǒng)籌全稿；袁曉光編寫了第3、4章。西安電子科技大學(xué)的孫肖子教授在百忙之中審閱了全書并提出了許多寶貴的建議和修改意見，在此表示誠摯的謝意。此外，實(shí)驗(yàn)中心的王爽教授、周佳社教授對本書的編排給予了大力支持和幫助，在此一并表示感謝。

　　由于編者水平有限，書中難免有疏漏和不妥之處，懇請讀者批評指正。

目錄
第1章 EDA硬件開發(fā)平臺與開發(fā)工具
1.1 硬件開發(fā)平臺簡介
1.1.1 Cyclone Ⅲ FPGA簡介
1.1.2 臺灣友晶科技DE0 FPGA開發(fā)板
1.1.3 臺灣友晶科技DE0開發(fā)板的應(yīng)用
1.2 硬件描述語言
1.2.1 VHDL簡介
1.2.2 Verilog HDL關(guān)鍵語法
1.2.3 HDL的編程技術(shù)
1.3 Quartus Ⅱ 13.0 EDA軟件應(yīng)用
1.3.1 創(chuàng)建新工程
1.3.2 建立原理圖編輯文件
1.3.3 建立文本編輯文件
1.3.4 建立存儲器編輯文件
1.3.5 設(shè)計(jì)實(shí)例
1.3.6 項(xiàng)目綜合
1.3.7 Quartus Ⅱ編譯器選項(xiàng)設(shè)置
1.3.8 引腳分配
1.3.9 項(xiàng)目編譯結(jié)果分析
1.3.10 項(xiàng)目程序下載編程
1.4 ModelSim-Altera 10.1d簡介
1.4.1 ModelSim軟件架構(gòu)
1.4.2 ModelSim軟件仿真應(yīng)用實(shí)例
1.5 FPGA調(diào)試工具SignalTap Ⅱ應(yīng)用
1.5.1 在設(shè)計(jì)中嵌入SignalTap Ⅱ邏輯分析儀
1.5.2 使用SignalTap Ⅱ進(jìn)行編程調(diào)試
1.5.3 查看SignalTap Ⅱ調(diào)試波形

第2章 基于FPGA的嵌入式開發(fā)工具
2.1 Qsys系統(tǒng)開發(fā)工具
2.1.1 Qsys與SOPC簡介
2.1.2 Qsys系統(tǒng)主要界面
2.2 Nios Ⅱ嵌入式軟核及開發(fā)工具介紹
2.2.1 Nios Ⅱ嵌入式處理器
2.2.2 Nios Ⅱ嵌入式處理器軟硬件開發(fā)流程
2.3 FPGA嵌入式系統(tǒng)設(shè)計(jì)實(shí)例
2.3.1 實(shí)例系統(tǒng)軟硬件需求分析與設(shè)計(jì)規(guī)劃
2.3.2 實(shí)例系統(tǒng)硬件部分設(shè)計(jì)
2.3.3 實(shí)例系統(tǒng)Nios Ⅱ嵌入式軟件設(shè)計(jì)

第3章 EDA初級實(shí)驗(yàn)
3.1 流水燈實(shí)驗(yàn)
3.1.1 實(shí)驗(yàn)要求
3.1.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例
3.2 計(jì)時器實(shí)驗(yàn)
3.2.1 實(shí)驗(yàn)要求
3.2.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例
3.3 單穩(wěn)態(tài)觸發(fā)器實(shí)驗(yàn)
3.3.1 實(shí)驗(yàn)要求
3.3.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例
3.4 脈寬調(diào)制（PWM）實(shí)驗(yàn)
3.4.1 實(shí)驗(yàn)要求
3.4.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例
3.5 直接數(shù)字頻率合成（DDS）波形發(fā)生器實(shí)驗(yàn)
3.5.1 實(shí)驗(yàn)要求
3.5.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例

第4章 EDA中級實(shí)驗(yàn)
4.1 呼吸流水燈實(shí)驗(yàn)
4.1.1 實(shí)驗(yàn)要求
4.1.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例
4.2 通用異步串行收發(fā)（UART）實(shí)驗(yàn)
4.2.1 實(shí)驗(yàn)要求
4.2.2 實(shí)驗(yàn)基本要求的設(shè)計(jì)示例

第5章 EDA提高實(shí)驗(yàn)
5.1 VGA視頻信號產(chǎn)生實(shí)驗(yàn)
5.1.1 設(shè)計(jì)原理
5.1.2 VGA同步信號產(chǎn)生
5.1.3 字符的視頻顯示設(shè)計(jì)
5.1.4 跳動的矩形塊視頻顯示設(shè)計(jì)
5.2 Qsys用戶自定制外設(shè)實(shí)驗(yàn)
5.2.1 Qsys用戶自定制元件說明
5.2.2 Qsys自定義資源庫組件實(shí)例-DDS信號產(chǎn)生模塊
5.3 PS/2鍵盤接口的FPGA設(shè)計(jì)
5.3.1 PS/2連接器接口
5.3.2 鍵盤掃描編碼介紹
5.3.3 PS/2串行數(shù)據(jù)傳輸
5.3.4 用FPGA實(shí)現(xiàn)PS/2鍵盤接口通信的VHDL設(shè)計(jì)
5.3.5 PS/2設(shè)計(jì)實(shí)例

第6章 EDA實(shí)驗(yàn)項(xiàng)目推薦
6.1 自動售貨機(jī)控制系統(tǒng)設(shè)計(jì)
6.1.1 設(shè)計(jì)要求
6.1.2 設(shè)計(jì)分析
6.2 PS/2鍵盤接口控制器設(shè)計(jì)
6.2.1 設(shè)計(jì)要求
6.2.2 設(shè)計(jì)分析
6.3 VGA圖像顯示控制系統(tǒng)設(shè)計(jì)
6.3.1 設(shè)計(jì)要求
6.3.2 設(shè)計(jì)分析
6.4 基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)
6.4.1 設(shè)計(jì)要求
6.4.2 設(shè)計(jì)分析
6.5 洗衣機(jī)洗滌控制系統(tǒng)設(shè)計(jì)
6.5.1 設(shè)計(jì)要求
6.5.2 設(shè)計(jì)分析
6.6 基于FPGA的多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
6.6.1 設(shè)計(jì)要求
6.6.2 設(shè)計(jì)分析
6.7 綜合設(shè)計(jì)報(bào)告參考格式
6.7.1 報(bào)告封面格式
6.7.2 報(bào)告正文格式
6.7.3 報(bào)告附錄格式
6.7.4 報(bào)告的其他部分格式
附錄
附錄1 Verilog HDL中常用運(yùn)算符
附錄2 VHDL中常用運(yùn)算符
附錄3 DE0開發(fā)板引腳分配表
附錄4 DE0開發(fā)板原理圖
參考文獻(xiàn)