亚洲 另类 小说 国产精品_强行扒开美女内裤猛烈进入_男人揉女人下面免费网站_67194精品在线观看_日本少妇强奸中文字幕高清_久久久精品免费视频图片_欧美偷拍另类一区_波多野结衣无码高清_āv男人的天堂在线免费观看_av黄片在线播放麻豆

本書特點

DE2-115 獲多倫多大學(xué) Dr. Stephen Brown 大力推薦，為全球最新最詳盡的邏輯設(shè)計教材平臺，本套教材及平臺被全球百大名校所采用，包含康乃爾大學(xué)、柏克萊加大、哥倫比亞大學(xué)、麻省理工學(xué)院、劍橋大學(xué)、多倫多大學(xué)和美國空軍官校等都以此平臺搭配本書做為大學(xué)及研究所邏輯設(shè)計課程教材。

由國際級 FPGA 設(shè)計團隊研發(fā)主管群親自操刀撰寫，詳細剖析邏輯電路設(shè)計所需工具及技巧；以最新的 DE2-115 為實作平臺，內(nèi)容從基本 Quartus II CAD 工具，Verilog 語言技巧，時序分析及約束，SPI 與 I2C 設(shè)計方法，SDRAM / SRAM / Flash 控制器設(shè)計，到 USB、PS/2、SD Card、RS-232、VGA 及 IR 等外圍控制范例等皆完整收錄，更包含 Altera 最新 Qsys 設(shè)計流程與實驗詳解。廣受世界名校愛戴并采用的 DE2-115 系統(tǒng)實戰(zhàn)教材，中文版本全球供應(yīng)中!

詳細資料

作者：廖裕評、陸瑞強、友晶科技研發(fā)團隊
出版社：友晶科技
出版日期：2012 年 02 月 10 日
語言：簡體中文
規(guī)格：平裝 / 360頁 / 17cmX23cm / 普級 / 全彩 / 初版

很榮幸能與友晶科技公司合作，撰寫第一本 DE2-115 的書籍。感謝彭顯恩總經(jīng)理與林秀蓉經(jīng)理等人的幫忙，讓本書能夠如期上市。友晶科技對教育界的貢獻卓越，開放源代碼讓學(xué)生縮短摸索的過程，讓想法能具體實現(xiàn)，讓教學(xué)由紙上談兵變成實體驗證。

筆者教學(xué)年資為 12 年，之前深感 FPGA 教學(xué)課程之教材缺乏而開始自編教材，至今已寫了四本 FPGA 教學(xué)相關(guān)之用書，此次應(yīng)友晶科技彭總經(jīng)理之邀，撰寫第一本 DE2-115 的書籍。除了友晶公司提供的范例以外，主要在介紹狀態(tài)機之應(yīng)用，搭配常用的串列傳輸介面的說明與程式設(shè)計，詳細解析，希望讀者能舉一反三。本書并詳細介紹 Quartus II 10.0 的時序分析工具，讓初學(xué)者了解數(shù)字電路的電性如何分析。

筆者在忙碌的行政工作之余，要整理出這一本教材，實屬不易，要感謝陸瑞強老師與周顥恭同學(xué)的幫忙。希望能將這十幾年來的教學(xué)經(jīng)驗，通過本書將學(xué)生最弱的狀態(tài)機應(yīng)用與時序分析能力提升。最后還是要感謝清云科技大學(xué)電子系的同事們的幫忙，讓系務(wù)順利。

打造下一世代科技尖兵

半導(dǎo)體和芯片設(shè)計產(chǎn)業(yè)的高速起飛，讓傳統(tǒng)電機電子教學(xué)課程產(chǎn)生了巨大變化，學(xué)生畢業(yè)只具備理論不再足夠；業(yè)界要求學(xué)生們在出校門前就要能具備實務(wù)設(shè)計能力的強大壓力，讓教師和學(xué)生開始尋求改變的方法。

許多電機電子核心設(shè)計課程因?qū)嶒炂脚_不足，其教學(xué)內(nèi)容與實驗課程受到極大限制，再加上沒有許多工業(yè)界產(chǎn)品設(shè)計實例可供教師與學(xué)生參考，學(xué)生在校所學(xué)與業(yè)界需求嚴重脫鉤。有感于此，Altera 全球大學(xué)計劃于7年前與友晶科技合作，積極推行全球大學(xué)計劃，友晶科技以革命性的創(chuàng)新，設(shè)計出 DE2 平臺將業(yè)界實戰(zhàn)的豐富設(shè)計經(jīng)驗帶入電機電子教學(xué)領(lǐng)域，為世界各大學(xué)及研究所提供最尖端的 FPGA 技術(shù)、開發(fā)平臺及豐富的軟件和教材，力求全球的教師和學(xué)生能站在同一起跑線上。

截止今年為止， 全球已超過一千多所大學(xué)及研究單位以友晶 DE2 系列平臺成立了聯(lián)合實驗室和培訓(xùn)基地，超過十萬套友晶設(shè)計生產(chǎn)之 DE系列平臺，搭配相對應(yīng)教材，在這千所頂尖大學(xué)陸續(xù)鋪開。從大一的計算器概論、大二的數(shù)字電路設(shè)計、大三的微處理機原理、大四的SOC/IC/CPU設(shè)計、到學(xué)生畢業(yè)專題，都在以 DE2 為主的系列平臺上完成革命世代教學(xué)。目前設(shè)有 DE2 系列平臺用于大規(guī)模課程教學(xué)的歐美著名大學(xué)包含：加拿大多倫多大學(xué)、伊利諾大學(xué)香檳分校、密西根大學(xué)、英國劍橋大學(xué)、康奈爾大學(xué)、普渡大學(xué)、加大柏克萊分校、麻省理工學(xué)院、美國空軍基地、馬里蘭大學(xué)、英國倫敦帝國學(xué)院、滑鐵盧大學(xué)、瑞典皇家理工學(xué)院及眾多國家排名第一的頂尖大學(xué)。美國最大的空軍基地更公開贊揚友晶DE2 平臺為有史以來品質(zhì)最好，文件及范例最完整之 FPGA 教學(xué)平臺。

在 DE2 平臺的鋪開下，已舉辦多年的亞洲創(chuàng)新設(shè)計大賽，每年都吸引了數(shù)百余隊伍報名參加，參賽團隊需合作利用友晶DE2平臺創(chuàng)作全新作品，呈現(xiàn)創(chuàng)意。 2010年，在北京清華大學(xué)舉辦的兩岸創(chuàng)新設(shè)計大賽總決賽中，兩岸頂尖的十個隊伍，在全球數(shù)百位與會的國外教授前面，以流利英文將他們耀眼的作品展現(xiàn)在世人面前，得到了無數(shù)的掌聲，并且讓國外教授了解到現(xiàn)今大陸和臺灣的學(xué)生在求學(xué)階段，就能完成那么多在過去只有業(yè)界資深工程師才能設(shè)計出的產(chǎn)品。

今年的臺灣區(qū)創(chuàng)新大賽的決賽日當天，更是吸引了許多電視媒體及報紙爭相報導(dǎo)學(xué)生的作品，最令世人矚目的是，許多杰出作品只是大三數(shù)字電路課程中一個作業(yè)，這是我們看到最大的改變！很多學(xué)生表達對我們的感謝，他們說: 是因為這 FPGA 平臺上有許多全球設(shè)計范例及源代碼，加上老師在教學(xué)上的不斷創(chuàng)新努力，才讓他們擁有了這扎實的設(shè)計能力，不再害怕出校門后的嚴酷職場挑戰(zhàn) ！

然而，能接受如此完整訓(xùn)練的頂尖學(xué)生畢竟只是少數(shù)，我們希望能讓更多的教師和學(xué)生了解在數(shù)字邏輯/SOC 教學(xué)上的創(chuàng)新努力，讓所有的新一代學(xué)子，都能在最好的 IC/SOC 教學(xué)環(huán)境下，學(xué)到扎實的設(shè)計能力；在畢業(yè)后，投入產(chǎn)業(yè)創(chuàng)新，成為國家的新經(jīng)濟尖兵。

為了達成這個目標， 在硬件平臺上，我們率先推出搭載低功耗 Cyclone IV E 系列之 DE2-115 開發(fā)平臺！高達 114,480 邏輯單元，囊括工業(yè)等級設(shè)計規(guī)格，首度讓學(xué)界與工業(yè)界同步獲得最新一代 FPGA 硬件系統(tǒng)用于教學(xué)。在軟件及教材上，我們特地邀請在產(chǎn)學(xué)界對FPGA及SOC 教學(xué)及研究上有著卓越貢獻的廖裕評教授及陸瑞強教授為此最新 DE2-115 平臺執(zhí)筆撰寫教材。

并且為了能給予學(xué)生更多的業(yè)界實戰(zhàn)經(jīng)驗，在友晶科技林秀蓉經(jīng)理帶領(lǐng)下的研發(fā)小組將過去十年在許多高階晶片設(shè)計的精髓，無私分享出來并以深入淺出的方法來教導(dǎo)讀者。我們期待以最好的教材和最強大的 FPGA 平臺，與教師們合作打造出下一個世紀的設(shè)計尖兵。

最后，通過 DE2 系列平臺在全球的鋪開，全球校際間的作品和教學(xué)成果分享得以開展，我們期許共同激發(fā)出更多創(chuàng)新作品并能培養(yǎng)出具有高度國際視野的頂尖的設(shè)計人才！

第一章 新功能簡介
1-1 Cyclone IV 簡介
1-2 Quartus II 10.0 簡介
1-3 開始使用 Quartus II
1-3-1 建立工程
1-3-2 建立設(shè)計文件
1-3-3 分析與綜合
1-3-4 I/O 引腳的指定
1-3-5 FPGA 的燒錄
第二章 硬件描述語言 Verilog 設(shè)計入門
2-1 時序邏輯的基礎(chǔ)實驗
2-2 同步設(shè)計概念的基礎(chǔ)實驗
2-3 移位寄存器的基礎(chǔ)實驗
2-4 計數(shù)器的基礎(chǔ)實驗
第三章 Altera DE2-115 開發(fā)板的應(yīng)用
3-1 DE2-115 開發(fā)板的簡介
3-2 啟動 DE2-115 開發(fā)板
3-3 DE2-115 控制面板
3-3-1 控制面板設(shè)定
3-3-2 控制面板基本器件的偵錯控制
3-3-3 控制面板存儲器的讀∕寫控制
3-3-4 控制面板應(yīng)用接口的監(jiān)測控制
3-4 DE2-115 開發(fā)板的使用
3-4-1 燒錄 DE2-115 開發(fā)板的 Cyclone IV E FPGA
3-4-2 基本器件的使用
3-4-3 擴充接口的使用
3-4-4 存儲器的使用
3-4-5 應(yīng)用接口的使用
3-5 DE2-115 開發(fā)板的應(yīng)用實例
3-5-1 卡拉 OK
3-5-2 PS/2 鼠標
3-5-3 電視盒
3-5-4 音樂合成器
3-5-5 錄放音機
3-5-6 USB 鼠標畫筆
3-5-7 DE2-115 為 USB 設(shè)備
3-5-8 SD 卡
3-5-9 SD 卡音樂播放器
3-5-10 網(wǎng)絡(luò)伺服器
第四章 串行協(xié)議應(yīng)用
4-1 SPI Master 控制器設(shè)計
4-1-1 SPI 寫的操作范例
4-1-2 SPI 讀的操作范例
4-1-3 SPI 主控端 (Master) 程序設(shè)計
4-1-4 狀態(tài)機設(shè)計
4-1-5 編輯 SPI 寫入狀態(tài)機
4-1-6 使用 ModelSim-Altera 仿真 SPI 寫入狀態(tài)機
4-1-7 主控端 (Master) SPI 程序設(shè)計
4-1-8 編輯主控端 (Master) SPI 程序設(shè)計
4-1-9 使用 ModelSim-Altera 仿真 SPI 程序
4-1-10 SPI 在 DE2-115 上的實現(xiàn)
4-1-11 在 DE2-115 上實現(xiàn) SPI 的編輯
4-1-12 使用 SignalTap II 邏輯分析儀觀測
4-2 I2C 串行傳輸介紹
4-2-1 I2C 的開始與結(jié)束信號
4-2-2 I2C 寫的操作范例
4-2-3 I2C 讀的操作范例
4-2-4 I2C 應(yīng)用實例
4-2-5 I2C 主控端 (Master) 程序設(shè)計
4-2-6 I2C 狀態(tài)機設(shè)計
4-2-7 編輯 I2C 寫入狀態(tài)機
4-2-8 使用 ModelSim-Altera 仿真 I2C 寫入狀態(tài)機
4-2-9 主控端 (Master) I2C 程序設(shè)計
4-2-10 編輯 I2C 程序設(shè)計
4-2-11 使用 ModelSim-Altera 仿真 I2C 程序
4-2-12 以 DE2-115 實現(xiàn)音樂合成器
4-2-13 區(qū)塊置換與實測
4-2-14 使用 SignalTap II 邏輯分析儀觀測
第五章 TimeQuest Timing Analyzer
5-1 使用 TimeQuest Timing Analyzer 的流程
5-2 時鐘的時序要求設(shè)定與分析 (Clock Constraints)
5-2-1 實驗流程
5-2-2 時序參數(shù)說明
5-3 輸入輸出引腳延遲限定
5-3-1 實驗方式
5-3-2 時序約束設(shè)定
5-4 芯片規(guī)劃器 (Chip Planner)
第六章 SDRAM 控制器的設(shè)計
6-1 動態(tài)隨機存儲器的介紹
6-2 使用 Verilog 實現(xiàn) SDRAM 控制器與 SDRAM 接口的控制
6-3 SDRAM 控制器的基本應(yīng)用設(shè)計
6-4 SDRAM 控制器的進階應(yīng)用設(shè)計
6-4-1 同時控制兩個 SDRAM 的應(yīng)用設(shè)計
6-4-2 修改 FPGA 端讀寫數(shù)據(jù)寬度的應(yīng)用設(shè)計
6-4-3 增加 SDRAM 讀寫端口的應(yīng)用設(shè)計
第七章 IR 接收器應(yīng)用
7-1 IR 遙控器的原理與 NEC 協(xié)議
7-1-1 IR 發(fā)射器
7-1-2 IR 接收器
7-1-3 NEC IR 協(xié)議
7-2 IR 接收器范例
7-3 以遙控器控制音樂合成器
第八章 最新系統(tǒng)開發(fā)工具 Qsys 揭密
8-1 SOPC 的終極演化：NoC 架構(gòu)
8-2 自動系統(tǒng)開發(fā)工具 Qsys 的介紹
8-2-1 Qsys 的特性
8-2-2 Qsys 網(wǎng)絡(luò)接口的運作方式
8-3 開始使用 Qsys
8-3-1 My First Nios II 范例
8-3-2 存儲器測試系統(tǒng)設(shè)計
8-3-3 建立 Qsys 系統(tǒng)
8-3-4 開發(fā)板燒錄驗證流程
8-3-5 利用 Qsys 建立階層式系統(tǒng)
8-3-6 Qsys 編輯流程