亚洲 另类 小说 国产精品_强行扒开美女内裤猛烈进入_男人揉女人下面免费网站_67194精品在线观看_日本少妇强奸中文字幕高清_久久久精品免费视频图片_欧美偷拍另类一区_波多野结衣无码高清_āv男人的天堂在线免费观看_av黄片在线播放麻豆

AI & DE10-Nano FPGA 技術(shù)培訓(xùn)課程疑難點(diǎn)精講！

11月中下旬，英特爾® FPGA大學(xué)計(jì)劃、友晶科技、華中農(nóng)業(yè)大學(xué)信息學(xué)院聯(lián)合聯(lián)合開展了一場關(guān)于AI & FPGA的技術(shù)培訓(xùn)。本次培訓(xùn)旨在通過硬件基礎(chǔ)、SoC FPGA設(shè)計(jì)、OpenCL、AI on FPGA四個(gè)階段的教學(xué)，全面梳理FPGA與人工智能技術(shù)的聯(lián)結(jié)應(yīng)用，加快人工智能高層次人才培養(yǎng)，引導(dǎo)和推動(dòng)高校人工智能相關(guān)專業(yè)建設(shè)。

目前，該場培訓(xùn)已圓滿完成。在本次培訓(xùn)過程中，收到了很多同學(xué)的積極反饋：“在本次AI & FPGA培訓(xùn)中，我收獲頗多！我認(rèn)為這是一次對必要課外知識的擴(kuò)展，讓我學(xué)到了很多課本中沒有的新知識，對FPGA有了更加深入的了解！”

據(jù)問卷調(diào)查數(shù)據(jù)顯示：其中認(rèn)為此次培訓(xùn)非常有幫助的占62.5%，比較有幫助的占37.5%；認(rèn)為此次培訓(xùn)形式很適合學(xué)習(xí)此次培訓(xùn)內(nèi)容的占25%，比較適合的占62.5%，一般適合的占12.5%。而在本次培訓(xùn)中，大多數(shù)同學(xué)的難點(diǎn)也在他們非常感興趣的OpenCL和OpenVINO的學(xué)習(xí)上。

本篇文章，Terasic講師團(tuán)隊(duì)特意整理并解答了同學(xué)們培訓(xùn)中的遇到的部分疑難問題。

本次培訓(xùn)中，Verilog 部分的實(shí)驗(yàn)使用了兩種方式創(chuàng)建Quartus工程：Quartus Prime 創(chuàng)建工程；使用 System Builder 工具輕松創(chuàng)建工程。很多同學(xué)對Terasic的System Builder興趣濃厚，和平常上課一步步創(chuàng)建工程不同，SystemBuilder提供了一個(gè)快捷而準(zhǔn)確的Quartus工程生成。

SOPC
Q：有學(xué)員問道：實(shí)驗(yàn)書中的這段代碼（如下圖）的altera_std_synchronizer代表的意義是什么？為什么只看到例化，并沒有看到其.v文件， 也沒有看到其在Qsys的架構(gòu)里面呢？

A：這段代碼的功能是上電開始計(jì)數(shù)后產(chǎn)生一個(gè)reset，功能相當(dāng)于是一個(gè)同步器。這些是quartus II 軟件自帶的IP， 在編譯以后可以查看到對應(yīng)文件的路徑，比如在我們工程師的電腦上編譯以后，可以在如下路徑看到文件：c:/intelfpga/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v


SOC

Q:為什么會(huì)在使用PUTTY連接時(shí)不成功，沒有正常信息輸出？

A：因?yàn)槟贑onnection Type 處選擇的是SSH而不是Serial。需要選中Serial, 才能進(jìn)行正確連接的建立。

Q：為什么鍵入命令時(shí)，命令窗口會(huì)出現(xiàn)頻繁卡死現(xiàn)象？

A：很多同學(xué)在實(shí)操時(shí)，采用的是“復(fù)制命令行，粘貼到命令窗口”的操作，由于英文PUTTY軟件兼容性的影響，就會(huì)出現(xiàn)卡頓現(xiàn)象。所以建議使用鍵盤敲擊命令來解決這個(gè)問題。
OpenCL

Q：編譯aocx時(shí)，發(fā)現(xiàn)編譯了很長時(shí)間都沒編完，是什么原因？

A：這是因?yàn)閝uartus 沒有正常運(yùn)行導(dǎo)致的，可能原因是quartus 的環(huán)境變量設(shè)置錯(cuò)誤或者沒有設(shè)置，quartus 變量名為：QUARTUS_ROOTDIR，值為：quartus 軟件的路徑，比如：c:\intelFPGA\17.0\quartus\bin

Q：通過網(wǎng)絡(luò)拷貝文件到板卡上的Linux 時(shí)，會(huì)提示connection lost 和類似無法連接到板卡信息，是什么原因？

A：通過排查，發(fā)現(xiàn)是PC主機(jī) IP 地址設(shè)置有問題，板卡的 IP 為192.168.1.123，PC的地址應(yīng)該設(shè)置和板卡同一網(wǎng)段，比如192.168.1.122；同時(shí)，網(wǎng)關(guān)也要設(shè)置正確，應(yīng)該為192.168.1.1。


OpenVINO

Q：有學(xué)員問道：如果同一個(gè)案例里面有好幾個(gè)網(wǎng)絡(luò)，都產(chǎn)生了對應(yīng)的IR文件， 那么這些網(wǎng)絡(luò)的推理順序有什么要求嗎？

A：這個(gè)順序要依具體情況而定，比如face detection 的這個(gè)demo，有四個(gè)網(wǎng)絡(luò)：臉部位置，性別， 年齡，表情。臉部位置的網(wǎng)絡(luò)要優(yōu)先被推理，它的輸出是其他三個(gè)網(wǎng)絡(luò)的輸入 ，其余的三個(gè)網(wǎng)絡(luò)則沒有順序要求，結(jié)果在后處理的時(shí)候進(jìn)行疊加即可。余下的三個(gè)網(wǎng)絡(luò)如果想都在FPGA 上加速，但只有一個(gè)FPGA ，則一次執(zhí)行一個(gè)網(wǎng)絡(luò)，執(zhí)行3次。如果server上插了3個(gè)FPGA 設(shè)備， 就可以同時(shí)在三個(gè)設(shè)備上一次執(zhí)行完。

     Q：有學(xué)員在CPU上驗(yàn)證classification_sample_for_pic_loop的時(shí)候遇到如下提示：

A：出現(xiàn)這種情況，是由于沒有在root權(quán)限下運(yùn)行app導(dǎo)致的， 切換到root下運(yùn)行即可。