亚洲 另类 小说 国产精品_强行扒开美女内裤猛烈进入_男人揉女人下面免费网站_67194精品在线观看_日本少妇强奸中文字幕高清_久久久精品免费视频图片_欧美偷拍另类一区_波多野结衣无码高清_āv男人的天堂在线免费观看_av黄片在线播放麻豆

后摩爾定律如何創(chuàng)新？把握這兩關鍵點將激發(fā)“洪荒之力”

超大數(shù)據(jù)量為現(xiàn)代計算帶來了眾多復雜的挑戰(zhàn)，這其中，F(xiàn)PGA扮演著非常關鍵的角色。FPGA 設計面臨的一個嚴峻挑戰(zhàn)是：集成哪些組件，以及集成時放棄哪些組件？靈活性至關重要。上述問題不僅關乎芯片內部，還關乎系統(tǒng)層面，同樣，也影響著眾多開發(fā)者所依靠的開發(fā)工具。其實，早在1965年，戈登·摩爾就已洞悉到芯片級異構集成將引領未來發(fā)展。異構集成可簡單分為三個層級：芯片層級（器件層級）的異構集成、系統(tǒng)層級的異構集成、軟件層級的異構性。所有三個層級的異構性帶來系統(tǒng)的可重配置性。
如今，異構集成的價值日益突出，它不僅能夠縮小總體外形，還能降低功耗，在性能得以提升的同時，使接口也能夠進行更好的優(yōu)化。在系統(tǒng)內部的多個層級都可以選擇采用這種技術，最典型的是借助封裝技術、所擁有的接口以及開發(fā)工具完成大量工作和任務。  
英特爾目前正朝這一方向努力：使用高級封裝將公司的所有技術整合到一個 IC 封裝中。具體而言，在芯片層級開發(fā)高級封裝技術，在系統(tǒng)層級整合多種處理架構，在軟件層級推出 oneAPI 計劃、英特爾 oneAPI 統(tǒng)一編程環(huán)境和 Data Parallel C ++ 編程語言。

出色的硬件技術是一切的基礎

異構設備設計需要 FPGA 方面的創(chuàng)新，但前提是具備出色的 FPGA 技術。所有 FPGA 廠商都在努力構建最出色的 FPGA 結構，并根據(jù)該結構進行相應的創(chuàng)新。例如，F(xiàn)PGA 的基本邏輯與計算架構如何與內存協(xié)同工作？FPGA 的一個主要優(yōu)勢是其片上內存，它對于 AI 和機器學習 (ML) 尤為重要。出于性能的原因，廠商需要將 AI/ML 集成到 FPGA 封裝的內存中。
另一個創(chuàng)新領域是互連，無論是異構互連，還是為解決 TDP 和功耗問題而采用的封裝設計。去年，英特爾將高級總線接口 AIB 規(guī)范引入開源領域，CHIPS 聯(lián)盟等行業(yè)組織正在推動將 AIB 規(guī)范作為一項開放式行業(yè)標準，以促進芯片間連接，啟動 chiplet 生態(tài)系統(tǒng)。目前，該接口已應用于英特爾® Agilex™ FPGA 和英特爾® Stratix® 10 FPGA 。

工藝技術同樣極其重要，工藝節(jié)點的組合可支持您輕松組合定制 IP、標準 IP、靈活 FPGA IP 和互連 IP，從而為您提供最多的設計選擇。在設計時，您只需要將部分功能放在最先進的工藝節(jié)點上。部分功能，尤其是 I/O 功能，無法充分利用最先進的工藝節(jié)點。模擬功能和內存無法使用最先進的工藝節(jié)點。這也是異構設備設計與制造的優(yōu)勢所在，它可以支持您進行不同的設計權衡——例如在靜態(tài)功耗方面——對于每個新器件的設計，功耗都至關重要。在英特爾，我們一直努力在功耗和性能這兩個方面實現(xiàn)平衡。

統(tǒng)一的軟件開發(fā)環(huán)境發(fā)揮異構計算潛力

現(xiàn)在，有了異構集成的硬件FPGA支持，我們又該如何統(tǒng)一進行開發(fā)呢？由于市場中不存在萬能的產(chǎn)品，為了取得成功，您必須集成各種計算架構，然后通過通用軟件框架為其提供支持。
當今大多數(shù)程序員在解決工作負載問題時，不需要了解 FPGA 的內部結構或相關的其他任何計算元件。他們只想了解編程模型。他們關心的是，編程模型是否支持編寫 C 代碼并進行編譯？他們希望完全照搬標準 C++ 開發(fā)環(huán)境與編譯器模式：編譯與加載程序，然后就可以正常運行了。

英特爾相信開放的方法是解決異構開發(fā)難題的關鍵。問題在于：我們如何在解決該難題的同時，按既定用途使用開放的概念？可以從以下 4 個關鍵要素著手解決該問題：
第一個要素是語言的選擇。如果目標開發(fā)人員是一位 C++ 程序員，那么顯然，包含太多廠商專屬語言擴展或特定編碼風格的任何語言都不算是真正的開源解決方案。您需要從行業(yè)標準入手，例如 C++ 或來自 Khronos Group 的 SYCL。英特爾推薦使用 Data Parallel C++ 增強 SYCL。
其次，您需要為開發(fā)工具提供一個集成環(huán)境。獨立的編譯器接受使用標準語言編寫的程序，并輸出廠商專用的 FPGA 比特流，這對傳統(tǒng) C 程序員仍不夠。您需要一個集成系統(tǒng)，以便在易用性和性能之間取得適當?shù)钠胶?。您無法同時獲得最高性能和全部的易用性，因此，您需要一個包含調試器、性能分析器、advisor 和優(yōu)化器的集成設計環(huán)境。將語言集成至全面的開發(fā)環(huán)境是第二個關鍵因素。英特爾® oneAPI 統(tǒng)一編程模型提供了跨多個架構（包括 CPU、GPU、FPGA 和加速器）的統(tǒng)一 IDE 環(huán)境。
第三個要素是擁有真正開放的解決方案及開放的社區(qū)。您需要為整個異構計算平臺構建一個開放的生態(tài)系統(tǒng)。英特爾的方法是推出全新 oneAPI 計劃，并邀請所有人加入該計劃。
第四，在架構層面，從異構硬件集成的角度來看，您需要慎重決策，以加速工作負載。例如，您的內存接口類型和計算機元件之間的互連將從根本上改變編譯器行為及其優(yōu)化。影響性能的另一個因素是將代碼分割成加速內核，而不是將工作負載代碼保存在 CPU 主機上。我們不能只考慮軟件。我們必須考慮到一系列異構硬件（包括作為異構工作負載目標的互連），才能發(fā)揮異構計算的全部潛力。

兩大異構集成“模范生”分析，性能突破與挑戰(zhàn)共存

現(xiàn)在英特爾已經(jīng)可以有效地設計和制造異構器件。例如，當前的英特爾® Agilex™ FPGA 和英特爾® Stratix® 10 FPGA 均屬于異構 FPGA。我們在這兩款 FPGA 中集成了 HBM2 堆疊芯片 DRAM。我們在 tile（或 chiplet）上放置了面向這些英特爾 FPGA 的高速串行收發(fā)器，以便以太網(wǎng)和 PCIe 協(xié)議與 FPGA 結構的設計相分離。FPGA 結構對遷移至新制程節(jié)點有利，但接口不能。借助異構設計方法，英特爾能夠跨所有節(jié)點在 FPGA 結構和 I/O 接口兩方面分別實現(xiàn)創(chuàng)新。我們可使用多個節(jié)點以最佳的方式構建復雜器件。 

雖然如此，我們仍然面臨諸多挑戰(zhàn)。第一個挑戰(zhàn)是 TDP，即熱設計功耗。封裝中的功能越多，散熱越難。除了散熱之外，業(yè)務模式也面臨著挑戰(zhàn)，進而演變?yōu)閺碗s的商業(yè)問題。一旦有兩家或兩家以上的公司將其 IP 放在同一個器件中，業(yè)務模式就會更加復雜。例如，基于不同廠商技術的異構器件如何上市？這些只是其中的一部分挑戰(zhàn)。盡管如此，許多廠商依然正在加快設計和制造異構器件。