熱點(diǎn)資訊
- Intel FPGA|如何挑選TERASIC友晶DE系列FPGA板卡？
- 資源|英特爾? Quartus? Prime設(shè)計(jì)軟件的“后浪”來啦！
- Intel FPGA|如何挑選TERASIC友晶MAX 10系列FPGA板卡？
- 教育部中南地區(qū)電子電氣基礎(chǔ)課教學(xué)研究會(huì)
- 普源精電2024夏季新品發(fā)布會(huì)
- Intel FPGA|如何挑選TERASIC友晶Stratix 10系列FPGA板卡？
- 賀中國地質(zhì)大學(xué)電子類測(cè)試分析儀器項(xiàng)目中標(biāo)
- 2018 年友晶科技產(chǎn)學(xué)合作協(xié)同育人項(xiàng)目
- Intel FPGA|如何挑選TERASIC友晶Cyclone V系列FPGA板卡？
- 集美大學(xué)《高級(jí)FPGA綜合實(shí)驗(yàn)系統(tǒng)》完成交付驗(yàn)收
咨詢熱線：
18062095810
郵件： wangting@whhexin.com
電話：027-87538900
地址： 湖北·武漢·魯巷·華樂商務(wù)中心1006
首頁 > 關(guān)于我們 > 新品發(fā)布
SoC FPGA初學(xué)者的天籟之選-DE10-Nano
DE10-Nano 是一款 Cyclone V 系列的 SoC FPGA 開發(fā)板，它擁有 110K 邏輯單元和 ARM Cortex-A9 雙核處理器，小巧平價(jià)卻不失質(zhì)感，素有“麻雀雖小，五臟俱全”之稱。此外，DE10-Nano 開發(fā)板還提供了海量免費(fèi)的培訓(xùn)材料和支持包。這無疑是 SoC FPGA 初學(xué)者們的天籟之選，更讓FPGA進(jìn)階者們?cè)陂_發(fā)設(shè)計(jì)時(shí)如虎添翼！
應(yīng)用案例：DE10-Nano助力Mandelbrot分形圖像算法
Terasic DE10-Nano 是一款 Cyclone®V 系列的 SoC 開發(fā)板，Cyclone®V SoC FPGA 是在 FPGA 的架構(gòu)中集成了基于雙核 ARM Cortex-A9 硬核處理器（HPS）的系統(tǒng)，其中 FPGA 與 HPS 之間通過 AXI 總線高速互聯(lián)。因此，這種架構(gòu)既具備了 ARM 處理器靈活高效的數(shù)據(jù)運(yùn)算和任務(wù)處理能力，又集成了 FPGA 高速并行處理及低功耗的優(yōu)勢(shì)。使用該異構(gòu)架構(gòu)來加速復(fù)雜的算法，有著得天獨(dú)厚的的優(yōu)勢(shì)。
我們既可以選擇 ARM CPU 單獨(dú)運(yùn)行，也可以切換至使用 FPGA 來進(jìn)行加速（如下圖所示）。當(dāng)使用 FPGA 加速 Mandelbrot 分形算法時(shí)，系統(tǒng)將通過 Terasic DE10-Nano 上的 FPGA 硬件架構(gòu)實(shí)現(xiàn)的 Mandelbrot 引擎來生成分形圖像，接著將圖像數(shù)據(jù)寫入外部 SDRAM 緩沖，再通過實(shí)現(xiàn)的 Video Pipeline 將圖像顯示到 HDMI 顯示器。
我們既可以選擇 ARM CPU 單獨(dú)運(yùn)行，也可以切換至使用 FPGA 來進(jìn)行加速（如下圖所示）。當(dāng)使用 FPGA 加速 Mandelbrot 分形算法時(shí)，系統(tǒng)將通過 Terasic DE10-Nano 上的 FPGA 硬件架構(gòu)實(shí)現(xiàn)的 Mandelbrot 引擎來生成分形圖像，接著將圖像數(shù)據(jù)寫入外部 SDRAM 緩沖，再通過實(shí)現(xiàn)的 Video Pipeline 將圖像顯示到 HDMI 顯示器。
為了對(duì)比在 FPGA 硬件和 ARM 端軟件上實(shí)現(xiàn)的 Madelbrot 分形算法的性能，分別采用時(shí)鐘頻率為800MHz 的 ARM CPU 和100MHz 的 FPGA。不難發(fā)現(xiàn)：使用 CPU 時(shí)，顯示屏的更新速度要慢得多，且CPU 利用率為99％或更高，這無疑會(huì)占用大量 CPU 處理資源。而雖然 FPGA 的時(shí)鐘頻率更低，但實(shí)際更新速度卻更勝一籌，并且此時(shí) CPU 的使用率也降低至4%—6%左右。這個(gè)現(xiàn)象說明了將FPGA用于復(fù)雜算法的兩個(gè)主要優(yōu)點(diǎn)：
1. FPGA 的運(yùn)行速度更快。由于 FPGA 的并行性和并發(fā)性的優(yōu)勢(shì)，在 FPGA 內(nèi)部，不同邏輯功能之間的多個(gè)不同功能的模塊可以同時(shí)獨(dú)立的進(jìn)行計(jì)算，還可以利用 Pipeline 進(jìn)行流水線操作，讓流水線上的每個(gè)階段都處于滿負(fù)荷運(yùn)行狀態(tài)，來處理不同的需求。
2. FPGA 可以有效的減輕 CPU 中復(fù)雜算法的負(fù)擔(dān)，從而將 CPU 釋放給其他任務(wù)，例如運(yùn)行網(wǎng)絡(luò)堆棧，管理文件系統(tǒng)或與其他主板資源接口，在獲得更高性能的同時(shí)讓 CPU 發(fā)揮更多優(yōu)勢(shì)。